Podobně tato hodnota určuje dobu, po kterou musí být podmínky logického spínače nepravdivé, než se výstup logického spínače stane nepravdivým.